PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-217326

(43)Date of publication of application: 09.09.1988

(51)Int.CI.

GO2F 1/133

G09G 3/36

(21)Application number: 62-050077

(71)Applicant: HITACHI LTD

(22)Date of filing:

06.03.1987

(72)Inventor: OWADA JUNICHI

KITAJIMA MASAAKI SUZUKI MASAYOSHI TAKAHATA MASARU


NAGAE KEIJI

(54) METHOD AND CIRCUIT FOR SCANNING CAPACITIVE LOAD

(57)Abstract:

PURPOSE: To lower the frequency of a scanning signal and to put a circuit in fast operation by providing periods where respective scanning signals overlap with one another and making periods where scanning change long.

CONSTITUTION: One—side main electrodes of n—type MOS thin transistors TFT 101WTFT104 which constitute the semiconductor switch of a circuit for scanning a capacitive load are connected in common, an input signal Vin is applied to the main electrodes, and capacitive loads 201W204 such as liquid crystal, wiring capacity, input gate capacity of a following—stage FET, etc., are connected to the other—side main electrodes of those TFTs 101W104. Scanning pulses ϕ1Wϕ4 of 1st potential level V1 and 2nd potential level V2 from a control circuit 300 are applied to control electrodes of the TFTs. One of the K (K≥3) TFTs 101W104 is changed from a sequential transmission state to a nontransmission state at a specific period with those pulses ϕ1Wϕ4. A period where optical L (K>L≥2)



adjacent TFTs 101W104 conduct and a period where the do not conduct are provided in one cycle period.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩公開特許公報(A)

医大块状态病的 医磷锰油混合物 昭63-217326

③公開 昭和63年(1988)9月9日

G 02 F 1/133 G 09 G 3/36

8708-2H

未請求 発明の数 5 (全16頁)

◎発明の名称 容量性負荷の走査方法及び走査回路

②特 题 昭62-50077

票 ❷出。 願。昭62(1987) 3月6日

大和田 淳 :-- 次 茨城県日立市久慈町 4026番地 株式会社日立製作所日立研 究所内 1. 克克·克尔克·摩尔

. 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 、雅. 明

究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 勿発 政善 究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 の出 願 人

60代 理 人 弁理士 小川 勝男 外2名 最終頁に続く

- 1. 発明の名称 " 容量性負荷の走査方法及び走査回路
- 2. 特許額求の範囲
 - 1. 入力信号が印加される一方の主電極、他方の『 主電極、該一方の主電極から該他方の主電極へ の該入力信号の伝達状態及び非伝達状態を制御 する制御信号が印加される制御電極を有するK 個(K≥3)の半導体スインチ素子と、該K個 の半導体スインチ素子の他方の主電極に夫々接り 続される容量性負荷とを具備し、該K個の半導 **体スイッチ券子の一つを所定の周期で順次伝達** 状態または非伝遠状態から非伝達状態または伝 達状態に移行させる走査方法においでご 🎋 覚

走査が隣接する任意のL個(K・ンじ≥2)が「 半導体スイツチ素子が伝達状態となる期間と、 上記し個の半導体スイツチ素子が非伝達状態と なる期間とを少なくども一周期内に設けること を特徴とする走査方法。 . .

2. 特許請求の範囲第1項において、Lは、K/

2の近傍に設定されることを特徴とする走査方 独。 アー・・・ アン・カイン スズ アフヤン・リ 取し ツ

- 3. 特許請求の範囲第2項において、K=2L-1、またはK=2し、またはK=2し+1に設 定されることを特徴とする走査方法・多ページ
- 4. 特許請求の範囲第1項において、上記半導体 スイツチ素子と上記容量性負荷とは、同一の基 板に形成されることを特徴とする走査方法。
- 5. 一方の主電極、他方の主電極、第1の電位レ ベルまたは該第1の電位レベルとは異なる第2 の電位レベルが印加される制御電極を有するK 個 (K´≥ 3) の半導体ズインチ素子と、 ジュージー

、 該 K 個 の 半 導 体 ス イ ツ チ 素 子 の 一 方 の 主 電 極 に印加する連続的な入力信号を発生する入力信

該K個の半導体スイツチ素子の他方の主電極 に夫々接続されるK個の容量性負荷という。

該 K 個の半導体スイツチ素子の制御電極に印 加される該第1の電位レベルと該第2の電位レ ベルとを所定の周期で順次該第1の電位レベル または該第2の電位レベルから該第2の電位レベルまたは該第1の電位レベルに移行させる制 御回路とを具備する走査回路において、

上記制御回路は、

走査が隣接する任意のL個(K>L≥ 2)の 半導体スインチ素子の制御電極が該第1の電位 レベルとなる期間と、上記L個の半導体スイン チ素子の制御電極が該第2の電位レベルとなる 期間とを少なくとも一周期内に設ける制御回路 であることを特徴とする走査回路。

- 6. 特許請求の範囲第5項において、Lは、K/ 2の近傍に設定されることを特徴とする走査回 路。
- 特許請求の範囲第6項において、K=2L-1、またはK=2L、またはK=2L+1に設定されることを特徴とする走査回路。
- 8. 特許請求の範囲第5項において、上記半導体 スインチ索子と上記容量性負荷とは、同一の基 板に形成されることを特徴とする走査回路。
- 9. 一方の主電極、他方の主電極、第1の電位レ

ベルまたは該第1の電位レベルとは異なる第2 の電位レベルが印加される制御電極を有する K (K ≥ 3)の第1の半導体スイツチ素子と、

該 K 個の第 1 の半導体スイツチ素子の他方の主電極に夫々接続される一方の主電極、他方の主電極、第 3 の電位レベルまたは該第 3 の電位レベルが印加される制御電極を有する K × M 個(M ≥ 3)の第 2 の半導体スインチ素子と、

 該 K × M 個の第2の半導体スインチ素子の他方の主電極に失々接続される K × M 個の容量性 負荷と、

鉄 K 個の第1の半導体スインチ素子の制御電極に印加される該第1の電位レベルと該第2の電位レベルと該第1の電位レベルから該第2の電位レベルから該第2の電位レベルまたは該第1の電位レベルに移行さ

せる第1の制御回路と、

数 K 個のプロック 毎の該 M 個の 第 2 の半導体スイッチ 素子の制御電循に印加される 該第 3 の電位レベルと 該第 4 の電位レベルまたは 該第 4 の電位レベルから 該第 4 の電位レベルまたは 該第 3 の電位レベルに移行させる 第 2 の制御回路と、を具備する走室回路において、

上記第2の制御回路は、

走査が隣接する任意のN個(M>N≥2)の第2の半導体スインチ素子の制御電循が該第3の電位レベルとなる期間と、上記N個の第2の半導体スインチ素子の制御電極が該第4の電位レベルとなる期間とを少なくとも一周期内に設ける制御回路

であることを特徴とする走査回路。

- 10. 特許請求の範囲第9項において、Nは、M/ 2の近傍に設定されることを特徴とする走査回 路。
- 11. 特許請求の範囲第10項において、M=2N

-1、またはM=2N、またはM=2N+1に 設定されることを特徴とする走査回路。

- 12. 特許請求の範囲第 9 項において、上記第 1 の 半導体スインチ素子と上記第 2 の半導体スイン チ素子と上記客量性負荷とは、同一の基板に形成されることを特徴とする走査回路。
- 13. 一方の主電極、他方の主電極、第1の電位レベルまたは該第1の電位レベルとは異なる第2の電位レベルが印加される制御電極を有するK個(K≥3)の第1の半導体スインチ素子と、

該 K 個の第1の半導体スイツチ素子の一方の主電極に印加する連続的な入力信号を発生する 入力信号滅と、

該 K 個の第1の半導体スインチ素子の他方の 主電極に失々接続される一方の主電極、他方の 主電極、第3の電位レベルまたは該第3の電位 レベルとは異なる第4の電位レベルが印加され る制御電極を有する K × M 個(M ≥ 3)の第2 の半導体スインチ素子と、

該 K × M 個の第2の半導体スイツチ素子の他

方の主電極に夫々接続される K×M個の容量性 負荷と、 _{は、対}

該 K 個の第1の 半導体スインチ素子の制御電極に印加される該第1の電位レベルと該第2の電位レベルと該第2の電位レベルから該第2の電位レベルから該第2の電位レベルまたは該第1の電位レベルに移行させる第1の制御回路と

数 K 個のプロック 録の該 M 個の第 2 の半導体スイッチ 素子の制御電極に印加される該第 3 の電位レベルと を所定の周期で順次該第 3 の電位レベルまたは該第 4 の電位レベルから該第 4 の電位レベルに移行させる第 2 の制御回路と、

を具備する走盗回路において、

上記第1の制御回路は、

走査が隣接する任意のL個(K>L≥2)の 第1の半導体スイッチ素子の制御電極が譲第1 の電位レベルとなる期間と、上記L個の第1の

- 17. 特許請求の範囲第16項において、M=2N-1、またはM=2N、またはM=2N+1に 設定されることを特徴とする走査回路。
- 18. 特許請求の範囲第13項において、上記第1 の半導体スインチ素子と上記第2の半導体スイ ッチ素子と上記容量性負荷とは同一の基板に形 成されることを特徴とする走査回路。

半導体スイツチ素子の制御電極が該第2の電位 レベルとなる期間とを少なくとも一周期内に設 ける第1の制御回路であり、

上記第2の制御回路は、

走変が隣接する任意のN個(M>N≥2)の第2の半導体スインチ素子の制御電極が該第3の電位レベルとなる期間と、上記N個の第2の半導体スインチ素子の制御電極が該第4の電位レベルとなる期間とを少なくとも一周期内に設ける第2の制御回路、であることを特徴とする走変回路・

- 14. 特許請求の範囲第13項において、しは、K /2の近傍に設定されることを特徴とする走査 回路。
- 15. 特許請求の範囲第14項において、K=2L -1、またはK=2L、またはK=2L+1に 設定されることを特徴とする走査回路。
- 16. 特許請求の範囲第13項において、Nは、M /2の近傍に設定されることを特徴とする走査 回路。

変電圧の周波数が少なくとも1倍以上であり、第2段目のTFT群の出力に接続された容量に入力信号を保持する機能を有する信号側駆動回路を内蔵したことを特徴とするデイスプレイ。

- 20. 特許請求の範囲第19項において、第2段目のTFT群の走査電圧のパルス傾は、第1段目のTFT群の走査電圧のパルス幅の1/2以下の信号傾駆動回路を内蔵したことを特徴とするディスプレイ・
- 21. 特許請求の範囲第19項および第2項において、第1段目のTFT群と第2段目のTFT群とを走査する走査電圧はそれぞれオーバランプした走査波形である信号便駆動回路を内蔵したことを特徴とするディスプレイ・
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、走査方法及び走査回路に係り、特に 被晶等の表示体を用い、駆動回路を内蔵したアク テイプマトリクス型デイスプレイに好遊な、走査 方法及び走査回路に関する。 〔従来の技術〕

ガラス等の基板上に薄膜の能動素子、たどえば ダイオードや殊膜トランジスタ(以下単にTFT と称す)等のスイツチング煮子等を形成し、放晶 等の電気光学効果を有する物質と組み合せた、い わゆるアクテイブマトリクスディスプレイは、大 面積かつ高精細、さらに高画質のデイスプレイが 形成できる特徴を有する。これに加えて、TFT を用いたものは、TFTにより駆動回路を構成し、 表示部を駆動する回路をガラス基板上に表示部と 同時に形成し、外部からの接続線数を低減すると ともに、外付けの駆動回路数を低減し、低コスト 化を達成すると同時に、接続不良が原因となる信 **頼性の低下を防止することができる。このように、** 駆動回路を内蔵したデイスプレイについては、ア イ・イー・イー・イージプロシーディング59 (1971年) 第1566頁 (Proceedings of IEEE, 59, P1566 (1971)) に提案さ れて以来、特開昭56-92573 号公報あるいは特闘 昭57-100467号公報に記載されたような回路が提

め、信号電極毎に輝度むらが生じてしまう。これを防ぐためには、駆動回路の出力段のTFT素子を1ラインの走査期間が終了するまでオン状態に保ち、信号電極から電圧が放電する分だけ電流を 供給する必要がある。

寒されている。これらの回路構成は、信号側(デ ータ側)の配線に印加する信号電圧を、 1 ディジ 当り数少ないTFT楽子により、信号回路を構成 することができるが、以下の点において改管の余 地がある。まず、表示部の信号電極(データライ ン)に印加された電圧は、駆動回路の出力段の TFT煮子がオン状態の時にTFT素子を通して 信号電圧が信号電極に印加され、次にTFT衆子 がオフ状態となり、その健圧を信号電極に付いた 容量CCにより電圧を保持する動作を行う。これ らの動作は、走査ラインが1ライン選択され、走 変質極に表示部のTFT素子がオン状態となるよ うな走査電圧が印加された期間内に行なわれる。 このため、この期間内の信号電極に印加された電 圧が、一ラインの走査期間の終了時まで保持され る必要があり、もし信号は極と他部との絶縁抵抗 が十分でない場合には、走査期間の終了時までに 信号電極容量に印加した電圧が放電し、画器部の TFTに印加される電圧が低下し、その信号伝統 に接続された各画素は常に印加電圧が低くなるた

素子に対しても上述の走査方法では、TFT素子のオン電圧が短かくなるため被晶への印加電圧が 十分印加されず表示のコントラスト比が低下する。 このため、これらのTFT素子のチャネル解解を 大きくして、相互コンダクタンスgmを増加された うたなどが必要になり、回路の面積が低下した り、数示部の表示電極の占める割合が低下した。 一定をラインのアドレス期間内 では、その期間のほぼ全での期間を表示部のTFI では、その期間のほぼ全での期間を表示部のTFI 、オン状態となり、しかも信号電圧が印加される、いわゆる線順大走査法が留ました。

次に、内蔵用の駆動回路の構成に関して、特に信号側(データ電圧発生側)の駆動回路に関しては、高速動作が要求されるため、回路の設計には注意が必要となる。たとえば、デイスプレイの表示部画素数がN(垂直方向画素数)×M(水平方向画素数)とし、一画面を書きかえる周波数(以下フレーム周波数という)をfr(Hz)とすると、デイスプレイに対し入力する信号電圧の最高周波

数feax は、feax NXMXfeと計算される。た。 とえば、表示部の画素数をN=400、M=640gg ×3 (×3はR, G, Bの三色表示を仮定)、 fr=60Hzとすると、fmax=4-6.08×10⁶ Hz=46.08MHz という非常に高周波の値と / なる。このような周波数帯域で動作する回路を、 たとえば、非晶質シリコンや多糖品シリコンを用。 いたTFTより構成することは非常に困難である。 ため、TFT弟子に対し特性の合つた回路構成や、、 信号の印加方法の改良が必要となる。上述の公知 例は、入力データを並列に印加し、上記の最高周 波数fmaxを入力データの数で低周波化する工夫を、 行つた回路構成であるが、外部から信号を入力す。 る部分と、入力した信号を表示部に印加する部分 が同一のTET弟子を用いたり、あるいは、TFT 😘 素子をトランスファーゲートとした節電容量によ... る電圧分配型の回路構成となつているため、入力 部のTFT素子が大きな静電容量負荷を駆動する 必要があり、高周波の入力信号に広答することが 困難であるという欠点を有していた。

(問題点を解決するための手段)

上記目的を達成する本発明の特徴とするところ ・は、入力信号が印加される一方の主電極、他方の 主電極、該一方の主電極から該他方の主電極への 該入力信号の伝達状態及び非伝達状態を制御する。 制御信号が印加される制御電極を有するK個(K) ≥3)の半導体スイツチ素子と、該K個の半導体・ スイツチ素子の他方の主電極に夫々接続される容 量性負荷とを具備し、該K個の半導体スイツチ素 子の一つを所定の周期で順次伝達状態または非伝 連状態から非伝達状態または伝達状態に移行させ る走査方法において、走査が隣接する任意のL個 (K>L≥2) の半導体スイツチ素子が伝達状態 となる期間と、上記し個の半導体スインチ索子が 非伝達状態となる期間とを少なくとも一周期内に 設けることにある。

また、本発明の特徴走査回路とするところは、 一方の主電極、他方の主電極、第1の電位レベル または該第1の電位レベルとは異なる第2の電位 レベルが印加される制御電極を有するK個(K≥ また、上記の従来例では、入力データ信号を処理するTFT親子を動作させるための走査パルスに等の駆動電圧を印加するタイミング、または発生する回路構成は、一走査線の週択期間を複数本のが信号線を1プロツクとしたプロツク数等により分が削していたため、大画面、高精細となってくると、走査パルスのパルス幅が短かくなるため、走査パルスを発生する回路の対して高速の動作が要求されていた。

(発明が解決しようとする問題点)

上記のような従来技術では、TPTを用いた内蔵用信号駆動回路において、高速の入力データを効率良く処理し、表示部に印加する点について配慮がされておらず、回路の動作速度に問題があるとともに、表示部の表示特性の点にも問題があった。

本発明の目的は、入力データが高速となつた場合でも、#比較的低速でスイツチングする半導体素子を利用しうる高速な走変力法及び走査回路を提供することにある。

3) の半退体スイツチ素子と、該K個の半導体ス イッチ素子の一方の主電極に印加する連続的な入 力信号を発生する入力信号源と、該K個の半導体 スインチ素子の他方の主電極に夫々接続されるK 個の容量性負荷と、譲K個の半導体スイツチ素子: の制御電極に印加される該第1の電位レベルと該 第2の銀位レベルとを所定の周期で順次該第1の 電位レベルまたは該第2の電位レベルから該第2 の世位レベルまたは該第1の電位レベルに移行さ せる制御回路とを具備する走査回路において、上 記制御回路は、走査が隣接する任意のL個(K> L≥2) の半導体スイツチ素子の制御電極が該第ご 1の電位レベルとなる期間と、上記し個の半導体: スイツチ操子の制御電極が該第2の電位レベルと なる期間とを少なくとも一周期内に設ける制御回 路であることにある。 (作用) .

走査の低周波化のためには、走査する各走査信、 号間でオーバランプする期間を設ける。これによ つて、走査信号の変化する周期が長くなるため、 低周波化が可能となる。

(実施例)2011年において、他の主義がより、名のよれり

本発明の原理を第18回及び第19回を用いて 説明する。第18回は本発明の原理を説明するための構成回であり、第19回は第18回のタイム・ チャートである。

第18回に於いて、101~104は半導体スインチの一例となる4個(K=4)の n チャネル型MOSトランジスタで好ましくは、ガラス基板上に存限トランジスタ(以下TFTと称す)で構成される。TFT101~104の一方の主電極は、共通して、アナログまたはデジタルの画像信号の連続的な入力信号Vinが印加される。容量性負荷201~204は、好ましくは、決多量性負荷201~204は、好ましくは、液晶、配線容量、次段のMOSトランジスタの入力信号である。TFT101~104の制御電極には、一方の主電極から他方の主電極への入力信号Vinの伝速状態となるオン状態及び非伝

時刻 taでは、 fiは Viのままで変化しなく、 TFT101はオフ状態を保持する。 fiは Viから Viへ変化し、TFT102はオン状態からオフ状態に移行し、容量性負荷202は、直前のTFT102のオン状態時での入力信号の値を所定期間保持する。 fiは Viのままで変化せずTFT103はオン状態を維持する。 fi は Viから Viへ変化し、TFT104がオフ状態からオン状態 態となるオフ状態を制御する制御信号となる第1の電位レベルViと第2の電位レベルViからなる 走弦パルスφi、φi、φi、φiが夫々印加される。 ここでViは例えば接地電位(OV)、Viは電源 電位(Vcc=5V)である。

第19回に於いて、時刻 t'iで f i は V i から V i へ移行し、TFT 104 はオフ状態からオン状態へ移行し、容量性負荷 201 の電圧 V i o i の如く、容量性負荷 201 には入力信号 V i n が印加される。

時刻で2では、からは変化せずに、V2のままで、TFT101はオン状態を保持する。ここで、か2はV1からV2へ変化し、TFT102はオフ状態からオン状態へ移行じ、容量性負荷202の電圧V202の如く、容量性負荷202には入力信号Vinが印加される。

時刻taでは、す」はViからVi へ変化し、 TFT101はオン状態からオフ状態へ移行し、 容量性負荷201は、直前のTFT101のオン 状態時での入力信号Vinの値を所定期間保持す

へ移行し、容量性負荷204の電圧Vace の如く、 容量性負荷204には入力信号Vinが印加される。

即ち、時刻 t s から時刻 t c の期間では φ z , φ s が V z で 2 個 (L = 2) の走査隣接する T F T 1 0 2 . 1 0 3 が共にオン状態であり、走査が隣接する φ 1 . φ 4 が共に V 1 で、T F T 1 0 1 . 1 0 4 が共にオフ状態にある。

時刻toでは、 ・1 は時刻t 1 と同じ様に、 V 1 から V 2 へ変化する。 時刻 t 4 から時刻 t 6 の期間では、 走査が隣接する ・1 ・ 4 2 が V 1 で、 2 個 (L = 2) の T F T 1 O 1 , 1 O 2 が共にオフ状態であり、 ・4 3 が共に V 2 で 2 個の T F T 1 O 3 , 1 O 4 が共にオン状態である。 以下、 時刻 t 6 , t 7 … と 同様に繰り返される。

時刻 t i から t s までの期間 が一周期であり、この周期で、走査信号 ¢ i ~ ¢ 4 が V i から V i に 順次変化して、T F T 1 0 1 ~ 1 0 4 が順次オフ状態からオン状態へ移行する。また、この一周期で、走査信号 ¢ i ~ ¢ 4 が V i から V i に 順次変化して、T F T 1 0 1 ~ 1 0 4 が順次オフ状態からオン状

個へ移行する。尚、第11回では、時刻だ」から t 2 の期間、 t 2から t 10の期間、 t 2から t 4の期 間、 t 4から t 0の期間等の各期間は実質的に等し いが、不均等であつても良い。

この様に、走査信号 ¢ 1 ~ ¢ 4 が互いに重なり、オーバーランプしているので、 ¢ 1 ~ ¢ 4 の夫々の突倒的な周波数が低減され、TFT101~104は、それほど高速なスインチ特性のものでなくとも走査信号を得ることができる。換質すれば、TFT101~104のスインチ特性を変えなくとも、高速な走査信号が得られる。

尚、第19回では、K=4, L=2の例で、K=2 Lであるが、Kが奇数の場合、K=2 L-1またはK=2 L+1のどちらかに設定されると好ましい。

本発明の他の実施例を第1図により説明する。 第1図は、ガラス、プラスチンク等の透明な絶縁性基板16上に形成したTFT素子により表示 部の多数の酵素18と、各種素を駆動するためので 複数の走変電極15、複数の信号電極12と走査

この信号回路の構成をその動作により分類する、と、TFT素子2とTFT素子6及びそれぞれに付随した信号系により、信号入力のサンプリング回路となり、TFT素子6と静電容量7とてホールド回路、TFT10がデータ転送回路、バツファ回路11が表示部の駆動回路となつている。

回路14と以下に述べる構成を有する信号回路から成る平面型デイスプレイである。各面素子1.8%はTFT素子1.8-11に、TFT素子1.8-11に、よつて駆動される電極間の被品等の表示体によって構成される。

回路 3 および回路 1 4 は、1 ブロックあるいは、1 ラインを順次走査するための走査電圧を発生するための回路であり、シフトレジスタ回路を中心とし、必要な場合には、レベル変換回路や出力段のパッファ回路を入れる。また、パッファ回路へ1 1 はその入力段に存在する静電容量に印加され、保持された電圧を増幅、あるいはインピーダンス変換し表示部に印加するための回路であり、インパータを代表的な構成とする各種回路が考えられる。

第2回は、第1回の回路の変形例である。信号入力配線1に印加される信号 V 2 を、各ブロツク をで1個のTFT瀬子 2 により切り換え、TFT 素子 6 に印加する構成である。TFT素子の数を低減することが可能であり、信頼性の向上にもつながる。

第3回には、インバータ回路の入力電圧Vinに対する出力電圧Vout の特性を示す。この特性はTFT素子を多結晶シリコンを用いたTFTとし、インパータの回路構成をエンハンスメント型TFT

を2個用いたいわゆるEVE型インバータとした 場合であるが、入力電圧 Vinに対し出力電圧 Vout がほぼ直線的に変化する領域が存在し、この部分 をパツファの動作領域として使用する。すなわち、 第2回の入力電圧ViniとViniの領域において、 出力電圧 Vout:と Vout2とが直線的に変化してい る。この部分の傾きや、入力電圧値に対するバイ アス電圧値は、「TF:T'業子の特性およびインバー。 タ比等の回路設計定数により変化するが、直線領・ 域が現われた部分を動作領域として設定するよう 駆動条件を決定すれば良い。一般にTFT楽子は MOS構造の弟子であり、ゲート入力インピーダ ンスは十分に高いため、第3回に示したようなイ ンパータ回路をパツファ回路11に使用するにと、 は、入力部に保持された電荷が、パツフア回路 ご 1-1の入力部を通して放電することがないためこと トランスファゲート10から送られた信号の保持、 特性は良好となる。

第4回に第1回の各部に印加する駆動電圧波形を示す。走査電極に印加する走査電圧Vaci,

きることはいうまでもない。このとき、TFT2 及び6の特性は、オン抵抗がCPi, CPェ, CPaそれぞれのオン期間に容量りを充電し、オー フ期間に容量7の電圧を保持するようにオフ抵抗: を決定する。オフ期間の最大値は、第1図の場合。 には一番左鱗の信号ラインであり、その期間は、 ほぼ一走査期間に等しい値である。オン期間とオー フ期間の比は、水平方向がM面素のディスプレイ では、ほぼMの値と等しくなる。Mは2.000画 素程度であるので、TFT素子のオンオフ比で十一 分、充電と保持が可能な値である。次にパツファ 回路11の入力部に印加される電圧は容量7とパッ ツフア回路 1 1 の入力容量の容量分割で決定され るが、容量でをパツファ回路の入力容量より大き く設定しておけば良い。パツファ回路が存在しなっ い従来の何では、信号電板に付いた静電容量より 大きな値の容量?を作らなければならなかつたた め、TFT2およびTFT6は高速で容量7を充っ 電することは困難であつた。これに対し、本実施 例では容量では、それほど大きな値とならないた

Vscz, Vscs, …と、各走査電極の画素に印加す。 るピデオ入力信号Vvと、各TFTプロック2をご 順次走査するための電圧信号 φ 1. φ 2. φ 8. … と、各プロツク内のデータをサンプリングするた めのTFT素子6のゲートに印加するクロツクバ ルスCPェ、CPェ、CPェと、データ容積用の 節電容量7に保持されたデータ電圧をパツファ部 に転送するための電圧Vstとから成る。ビデオ信 号Vvはゅi、ゅz、ゅs、…とCPi 、CPz 、 CPsとのいずれもが印加されてFT2とTFT 6とがオン状態となつた時間に静電容量7にサン プリングされ、TFT2あるいはTFT6のいず れかがオフ状態となつた場合には、静電容量7の 電圧は保持される。走査電圧すとクロンクパルス・ CPとの組み合せの中で、TFT2とTFT6と がいずれもオン状態となるのは、一走査ライン期 間中に一回であるので、ビデオ信号Vvは、第1 図の左側の静電容量に順次響積されていく。走査 電圧すの印加方向、及びCPの印加順序を逆にす。 ることにより、右側の静電容量からVvが蓄積です

め、TFT2およびTFT6により高速で充電す。 ることが可能となつた。

また、パンファ回路の出力は帰線期間を除いて、ほぼ1水平ラインの走査期間中は電圧を信号電極に印加することが可能であり、信号電極と走査電極との間の絶縁抵抗がばらついた場合にも、パンファ回路により電流を供給できるため、信号電極の電圧を一定に保つことが容易であり、表示のむらを防ぐことができる。

さらに、走査電圧 φ 1, φ 2, φ 8, でを発生させる回路の動作速度は 点 原 次走査の場合と比較して、1 プロック内のTFT2の数だけ、低下させることができる。第1回,第2回に示した例は1 プロック3個のTFT素子を用いた 構成としたが、この数をさらに多くすることにより、回路3動作周波数を低下することができ、TFT素子により容易に回路を内蔵することが可能となる。

さらに、本実施例では、入力信号のアナログ信 号は1本の入力端子で印加しており、入力信号を 外部においては、直並列変換等の複雑な信号処理 を行なう必要がなく、外部の回路構成を簡単にす。。 ることができる・

Control of

第5回は第4回の駆動波形の変形例である。
V v に対し直流電圧を印加し、静電容量7の共通
配線8に対しビデオ信号電圧を印加したものである。静電容量7の電圧は、サンプリング用TFT
6のソース電極と配線8の差電圧で決定されるので、第3回と同様な(但し、極性の反転した)電

第6回は、第4回。第5回の変形例である。
TN被晶などの液晶を駆動する場合には駆動電圧
が交流となり、直流成分を小さくした波形を印加する必要がある。TFTを用いたデイスプレイで
は各画素への印印電圧は1フレーム毎に正負を反
をした電圧を印加する必要があり、この反転方法
として、1両面毎に信号の極性を反転させる方法
の反転方法が提案されている。いずれにしても、
あるレベルを中心として極性が反転する信号電圧

CP1, …, CP0の波形を第8回に示す。第8回 の実施例はCP1とCP1, CP1とCP1, あるい は…CP&とCP&という欝り合うパルスをオッパ ラップさせる期間を設けたことが特徴となつてい る。TFT6の出力についた容量7に保持される 電圧はサンプリング電圧CPュ, CPュ…CPa が Va(好ましくは接地電位= 0)となる直前のレベ ルが残るため、それ以前の期間にサンプリング電 近 V ₄ 、 (好 ま し く は 電 源 電位 (V cc = 5 V) が 印 ... 加されていても差しつかえない。すなわち、第8。 図 (a) から第8図 (b) さらに第8図 (c) の ようにすることにより、サンプリング電圧のパル ス幅は長くなつてくる。データサンプリング電圧 発生回路13の動作速度の制限が非常にゆるやか になるため回路設計が容易になるとともに、TFT **崇子特性に対しても余裕が出てくる。**

第9回は第8回に示した波形を発生するための回路構成の一例を示す。第9回(a)は通常のシフトレジスタ回路の構成である。6個のサンブリング電圧CP1、CP2、…CPe を発生するため

を発生させる必要があるが、第5回は、1 走変ラインほに V v と V b とに印加する電圧を切りかえ、砂電容量 7 の差電圧が走変ライン母に反転するような波形を発生させた例である。 V v と V b との切りかえは一面面毎でも良く、、この場合には、一両面毎に極性の反転する電圧を発生させることができる。

このように、本実施例の回路構成では、入力電 圧を反転させた信号電圧を容易に作り出せる特徴 を有する。

第7回は第1回あるいは第2回の構成に対し、 1個のプロンク内の信号ライン数を2倍の6個 (M=6)とした構成である。第1回あるいは第 2回の構成に比較してプロンク走査電圧 φ 1, φ 2, … φ κ は1/2の周波数に低減(パルス幅は2倍) することができる。すなわち、1プロンク内の信 号ライン数が多いほど、プロンク走査電圧 φ 1, φ 2, … は低周波化が実現できる。

次に、第7回の構成において、第4回のサンプ リング電圧CPェ、CPェ、CPaに相当するCPェ

に 6 段のシフトレジスタを用いている。第 9 図 (a) の構成で出力パルスを長くするためには入力電圧 V st を長くすれば良い。第 9 図(b)は 2 系統のシフトレジスタを用いた構成である。 V st 1 と V st 2 とを半パルス分だけずらし、それぞれのシフトレジスタを第 9 図(a)の 1 / 2 の周波数で動作させることにより、オーバランプしたサンプリング電圧 C P 1, C P 2, … C P 6, が得られる。 c らに第 9 図(c)は 3 系統のシフトレジスタを用いた構成である。 (a) の 1 / 3 の周波数で動作させることができる。

第9回はシフトレジスタを用いた構成であるが これをフリップフロップ等の回路を用いても同様 の波形が得られることはいうまでもない。

上述の駆動法、回路構成によりサンプリング電圧も低周波化できるため、TFTを用いて容易に回路が構成できる。

一方、ブロック走査電圧 ¢ 1, ¢ 2, … も上述と 同様の方法によりパルス幅を第8図(a),(b), (c) の様に長くすることができる。第10回は 従来のシフトレジスタ1系統の構成 (a) に対して、シフトレジスタを2系統設けた構成 (b) とすることによりシフトレジスタの動作周波数を下げることが可能である。

Same and the second

第20回は第9回(b)を実現するための回路 構成の一例を示す。2相クロックにより動作する シフトレジスタを2段設け、それぞれのクロック パルズを逆相にすることにより、CP1、CP1と CP1、CP4との位相が半相だけずれた波形を出 力することができる。

第21回(a) は第20回と回路構成は同じであるが、クロックラインと電源ラインを共通にした構成である。

これらの回路の動作の波形を第21回(b)に示す。CPiからCP4までの出力を得るために、 2相のクロンク1及びクロンク2と半相だけ位相のずれた入力信号VinとVinを用いる。CPiからCP4までの出力を得るためにシフトレジスタを1列だけ用いた場合と比較して、シフトレジスタの動作周波数が1/2に低周波化できる。

れることも可能である。

第12回は信号入力配線に対しサンプリング用のTFT6を接続し、走査配線4とTFT2をTFT6の出力段に接続した構成である。回路の動作は第1回の回路と同じであるが、TFT素子2の出力段に接続した静電容量に保持された電圧が、TFT素子のゲート・ソース間容量によりゲート電圧に印加された電圧の影響を受ける場合には、CP1、CP2、CP2の方がφ1、φ2、一には、CP1、CP2、GP3の電圧に影響が小さく、第7回の構成の方がゲート電圧の影響がかさく、第7回の構成の方がゲート電圧の影響がかさく、第7回の構成の方がゲート電圧の影響がからない。第12回の実施例でも、第

第13回は第1回の回路を3本のカラーの入力信号配線1に対応した場合の構成例である。3色の表示に対応したVvr、Vvg、Vvb のビデオ信号に対し、9個のTFT楽子を1プロックとし、3相のクロック電圧CPI、CPI、CPI によりサンブリングを行う。この構成により、9四素(R、

第22図(a)、(b)は4相のクロックを使用し、位相が1/4相ずれた出力 Voi~ Voiを得る回路構成及びそのタイムチャートである。この場合には、シフトレジスタ・1 列の場合に比較して周波数を1/4に低周波化することが可能である。

駆動波形を第23回(c)に示す。 φ1を4相 クロンクパルスCP1', CP2', CP3', CP4' により切りかたて、φ1, φ2, φ3, φ4を得ている。

第11回は第1回の回路構成の変形例である。 TPT素子2の出力段にパンフア回路19を設け 電圧の増幅を行う方式である。このように、電圧 増幅、レベルシフト等の目的でパンフア回路を入

G, Bの3色を1 dot とすると3 dot 分)を駆動することが可能である。 V vr, V vg, V vbを各ライン毎に印加する順序を変換することにより、モザイク構成のカラー配置の表示も行うことが可能である。

第14回に、P及びnチヤネルのCMOS構成のスインチを用いた回路構成とその駆動波形の一例を示す。1ライン毎に信号電圧の極性を反転したリンフレーム毎に反転したリするため、正負両極性の電圧を通す必要があるため P、nの両チャネルのTFT 素子を用いてスインチを構成することにより、動作速度の向上がはかれる。

第15回には、TFT素子のゲート・ソース間の節電容量により、ゲートの電圧がソースに容量結合により重量されるのを防止する方法を示す。これまでに述べた各TFTの代わりに、それぞれ2個のTFT素子を用い、2個のうち1個はゲートに論理の反転した電圧を印加し、ゲートからの容量結合を相殺するようにしている。

第16図は容量性負荷となる節度容量の形成方

法の一例を示す。通常、静電容量は金属電極2層と絶縁数1層により形成するが、ここ透明電極を返し、TFT 基板上の透明電極を変けるが、エFT 基板上の静電電子では、でででで、では、でででで、これら2枚の電極の間で特性の良い静電を透明したがでは、これら2組の電極を透明したのでで、これら2組の電極を透明したのでで、これら2組の電極を透明したのでで、これら2組のででは、これら2組のでで、これら2組のででで、これら2組のででで、これに加えている。

第16図に加えて、これまで述べた回路動作を安定に行うため、第12回のような対向ガラス電極を静電容量を形成するための電極に使用することなどを目的とする場合を除き、回路形成即電極を除去した例を第17図に示す。対向ガラス基板24上の透明電極気は29は、表示部25上のみに形成し、走査回路22と信号回路23上は除去した構成である。これにより、回路の各部と対向ガラス基板との静電容量結合を

小さくすることにより、回路の高速化が可能とな

尚、上記実施例では、緑原次走変を例にとつて 説明したが、本発明走変方法は、点順次走変にも 適用できることは言うまでもない。

(発明の効果)

本発明によれば、高速な走査方法及び回路を得ることができる。

4. 図面の簡単な説明


第1回、第2回、第7回、第9回、第10回、第11回、第12回、第13回、第14回、第 15回、第16回、第17回、第18回、第20回、第21回、第22回、第23回は本発明の支 施例の回路構成回、第3回はインバータの回路回 及び特性回、第4回、第5回、第6回、第8回、第19回は駆動波形図である。


1 … 信号入力配線、2,6,10 … TPT 素子、3 … 走査電圧発生回路、5 … クロシク配線、7 … 静電容量、11 … パツフア回路、16 … TPT 施板、17 … 入力パッド、13 … クロシク発生回路、


18…表示部。


代理人 弁理士 小川勝男

















































in wanter











第1頁の続き ⑫発 明 者 長 江 慶 治 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内